PATENT ABSTRACTS OF JAPAN

(11) Publication number:

08-293776

(43) Date of publication of application: 05.11.1996

(51)Int,Cl.

H03K 17/693

H01P 1/15 H03K 17/00

(21) Application number: 07-

(71) Applicant: SONY CORP

123112

(22) Date of filing:

24.04.1995 (72)Inventor: KOHAMA KAZUMASA

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:


PURPOSE: To realize low insertion loss and

high isolation, and also, to attain

miniaturization and low cost by combining a first and a second FETs connected in series to a signal path and a third FET connected between this connection middle point and a

ground area.

CONSTITUTION: A switch circuit 11 is constituted by connecting the first FET11 and the second FET12 in series to the signal path. and also, connecting the third FET13 between the connection middle point of these first FET11 and second FET12 and the ground area. Then, when the first FET11 and the second FET12 are turned on at the same time, and the third FET13 is turned off, the signal path is turned on. Besides, when the first FET11 and the second FET12 are turned off at the same time, and the third FET13 is



turned on, the signal path is turned off. Since the switch circuit 11 can be constituted by combining three FETs in this way, the miniaturization can be made compatible.

LEGAL STATUS

[Date of request for examination]

09112000

[Date of sending the examiner's

decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-293776

(43)公開日 平成8年(1996)11月5日

(51) Int.Cl.*		識別記号	庁内整理番号	FΙ			技術表示箇所
H03K	17/693	•	9184-5K	H03K	17/693	А	
H01P	1/15			H01P	1/15		
H03K	17/00		9184-5K	HO3K	17/00	E	

審査請求 未請求 請求項の数14 FD (全 14 頁)

		一
(21)出顯番号	特顯平7-123112	(71)出願人 000002185 ソニー株式会社
(22)出顯日	平成7年(1995) 4月24日	東京都品川区北品川6丁目7番35号 (72)発明者 小浜 一正 東京都品川区北品川6丁目7番35号ソニー
		株式会社内 (74)代理人 弁理士 田辺 恵基

(54) 【発明の名称】 半導体集積回路装置

(57) 【要約】

【目的】本発明は低挿入損失及び高アイソレーションと 回路全体の小型化を同時に実現する半導体集積回路装置 を得る。

【構成】信号経路に対して第1及び第2のFETをシリーズに接続すると共に、これら第1及び第2のFETの接続中点とグランド領域との間に第3のFETを接続してスイツチ回路を構成する。




図1 実施例によるSPSTスイツチ回路(1)

【特許請求の範囲】

【請求項1】信号経路に対してシリーズに接続された第 1及び第2のFETと、

上記第1及び第2のFETの接続中点とグランド領域との間に接続された第3のFETと、

上記第1のFETのゲート端子と、当該第1のFET及び上記第2のFETを制御する第1の制御端子との間に接続された第1の高インピーダンス素子と、

上記第2のFETのゲート端子と上記第1の制御端子との間に接続された第2の高インピーダンス索子とを具え 10 ることを特徴とする半導体集積回路装置。

【請求項2】第1の信号端子と第2の信号端子とを連絡する第1の信号経路に対してシリーズに接続された第1及び第2のFETと、

上記第1及び第2のFETの接続中点と第1のグランド 領域との間に接続された第3のFETと、

上記第1のFETのゲート端子と、当該第1のFET及び上記第2のFETを制御する第1の制御端子との間に接続された第1の高インピーダンス素子と、

上記第2のFETのゲート端子と上記第1の制御端子との間に接続された第2の高インピーダンス素子と、

上記第1の信号端子と第3の信号端子とを連絡する第2 の信号経路に対してシリーズに接続された第4及び第5 のFETと、

上記第4及び第5のFETの接続中点と第2のグランド 領域との間に接続された第6のFETと、

上記第4のFETのゲート端子と、当該第4のFET及び上記第5のFETを制御する第2の制御端子との間に接続された第2の高インピーダンス素子と、

上記第2のFETのゲート端子と上記第1の制御端子との間に接続された第2の高インピーダンス素子とを具えることを特徴とする半導体集積回路装置。

【請求項3】半導体基板上に設けられたバイアス用DC 信号線のうちRF信号線に近距離で並列する部分の一部 又は全部が、絶縁層を挟んで設けられたグランド電位の 金属パターンによって被覆されていることを特徴とする 請求項1に記載の半導体集積回路装置。

【請求項4】半導体基板上に設けられたバイアス用DC 信号線のうちRF信号線に近距離で並列する部分の一部 又は全部が、絶縁層を挟んで設けられたグランド電位の 金属パターンによって被覆されていることを特徴とする 請求項2に記載の半導体集積回路装置。

【請求項5】上記第3のFETに接続されているグランド領域は半導体基板上の他のグランド領域に対して直流的に分離して設けられていることを特徴とする請求項1に記載の半導体集積回路装置。

【請求項6】上記第1のグランド領域と上記第2グランド領域とは互いに直流的に分離されており、かつ上記第1及び第2のグランド領域はそれぞれ半導体基板上の他のグランド領域に対しても直流的に分離されていること

を特徴とする請求項2に記載の半導体集積回路装置。

2 .

【請求項7】上記第1及び第2のFETのソース端子及び又はドレイン端子が上記グランドより抵抗を介してバイアスされていることを特徴とする請求項1に記載の半導体集積回路装置。

【請求項8】上記第1及び第2のFETのソース端子及び又はドレイン端子が上記第1のグランド領域より抵抗を介してバイアスされており、

かつ上記第4及び第5のFETのソース端子及び又はドレイン端子が上記第2のグランド領域より抵抗を介してバイアスされていることを特徴とする請求項2に記載の半導体集積回路装置。

【請求項9】上記第3のFETは容量を介して上記グランド領域に接続されていることを特徴とする請求項1に 記載の半導体集積回路装置。

【請求項10】上記第3のFETは第1の容量を介して 上記第1のグランド領域に接続されており、

かつ上記第6のFETは第2の容量を介して上記第2の グランド領域に接続されていることを特徴とする請求項 2に記載の半導体集積回路装置。

【請求項11】上記第1、第2及び第3のFETのソース端子及び又はドレイン端子はバイアスラインに一端が接続された抵抗を介してバイアスされることを特徴とする請求項9に記載の半導体集積回路装置。

【請求項12】上記第1、第2及び第3のFETのソース端子及び又はドレイン端子はバイアスラインに一端が接続された抵抗を介してバイアスされており、

かつ上記第4、第5及び第6のFETのソース端子及び 又はドレイン端子は上記バイアスラインに一端が接続さ れた抵抗を介してバイアスされていることを特徴とする 請求項10に記載の半導体集積回路装置。

【請求項13】上記バイアスラインと上記グランド領域 との間には容量が接続されており、当該容量のインピー ダンスは上記抵抗のインピーダンスのほぼ30%以下で あることを特徴とする請求項11に記載の半導体集積回 路装置。

【請求項14】上記バイアスラインと上記第1及び第2 のグランド領域との間には容量が接続されており、当該 容量のインピーダンスは上記抵抗のインピーダンスのほ ぼ30%以下であることを特徴とする請求項12に記載 の半導体集積回路装置。

【発明の詳細な説明】

[0001]

[目次] 以下の順序で本発明を説明する。

産業上の利用分野

従来の技術

発明が解決しようとする課題

課題を解決するための手段

作用

50 実施例

(1) SPSTスイツチ回路

(1-1) T型SPSTスイツチ回路

(1-2) バイアス用抵抗付きT型SPSTスイツチ回

(1-3) DCカット容量付きT型SPSTスイッチ回路

(2) SPDTスイツテ回路

(2-1) DCカツト容量付きSPDTスイツチ回路

(2-2)シャントFETにDCカツト容量を付けたS PDTスイツテ回路

(3) グランド金属によるDCバイアス配線のシールド 付きSPDT回路

(4) 他の実施例

発明の効果

[0002]

【産業上の利用分野】本発明は半導体集積回路装置に関する。特に低挿入損失と高アイソレーションの両立が要求されるスイツチ回路を含むものに適用して好適なものである。

[0003]

【従来の技術】今日、移動体通信ビジネス(例えば自動車電話や携帯電話)の発展は目覚ましい。ところが通信ビジネスの発展に伴い、都市部における通信回線の不足が深刻化してきており、各国で様々な移動体通信システムの実用化が検討され始めている。これら通信システムの多くではディジタル通信方式の採用が進められており、通信帯域としても現システムよりも高い周波数帯である準マイクロ波帯域の採用が進められている。

【0004】さてこれら通信システムの通信端末では、多くの場合、信号処理部に半導体電界効果トランジスタ 30(FET)を用いている。特に携帯性が重要視される携帯端末の場合、小型化、低電圧駆動化及び低消費電力化を実現できるICとしてGaAs・FETを使用したモノリシツク・マイクロウエーブIC(以下、MMIC(Monolithic Microwave 1C)という)の開発が重要になつてきている。中でも携帯端末内で高周波信号を切り替える高周波スイツチがキーデバイスの1つになつてき

【0005】FETをスイツチとして使用する場合、その動作状態の切り換えはゲート電極に印加するバイアス 40の切り換えによる。例えばゲート電極にFETのピンチオフ電圧より充分高いバイアスを印加すればドレインーソース間を低インピーダンス化し、FETをオン状態にできる。また逆にゲート電極にFETのピンチオフ電圧より充分低いバイアスを印加すればドレインーソース間を高インピーダンス化し、FETをオフ状態にできる。このようにFETのドレインーソース間のインピーダンスはFETの動作状態によつて大きく異なる。

【0006】現在市販されているGaAs・FETの場合、オン状態のときの等価回路は抵抗成分とみなし得、

またオフ状態のときの等価回路は容量成分と近似できる。因にFETの抵抗値及び容量値はそれぞれ、FETの単位ゲート幅Wg 当たり、数 $\{\Omega_{nm}\}$ 、数百 $\{if/m\}$ 程度となる。例えばオン抵抗 $\{R_{nm}\}$ なる。

【0007】ここでFETのゲート幅W&を1 [mm]程度とすると、2 [GHz] の信号帯域に対するオン状態での損失は0.2 [d8] 程度と低挿入損失を実現できる。その一方でオフ状態でのドレインーソース間のアイソレーションは10 [d8] 以下となり、FET単独では低挿入損失と高アイソレーションの両立は難しい。

【0008】このため準マイクロ波帯以上の周波数では、信号経路に対してシリーズの位置にあるFETとシャントの位置にあるFETとを組み合わせたスイツテ回路を用いることにより高アイソレーションと低挿入損失との両立を図つている。これは等価的に容量Collとなるオフ状態のシリーズFETを介して漏れ出たRF信号をオン状態にあるシャントFETよりGNDに引き込むことができることによる。これによりアイソレーションの向上を実現している。

【0009】因にシリーズFETのみで高アイソレーションを実現するにはFETのゲート幅を小さくすれば良いが、このようにするとFETのオン抵抗Ronが増加するため挿入損失の悪化を避けられない。また逆にシヤントFETのみとすると、低周波域のアイソレーションが十分でなくなる問題がある。

[0010]

【発明が解決しようとする課題】シリーズFETとシヤントFETを組み合わしたスイツチ回路の一般例として図13に示すものがある。図はSPDT(Single Pole Dual Throw)スイツチ回路を示している。図から分かるように、SPDTスイツテ回路は信号経路に対してシリーズに接続されたFET1個とシヤントに接続されたFET1個との組み合わせによつて構成されている。

【0011】スイツチ回路をこの構成にすると、1.9 [GHz] 帯域の信号に対する挿入損失を1〔68〕以下にでき、同時にアイソレーションを23~31〔68〕とすることができる。このアイソレーション特性は携帯端末のアンテナを切り換えるような用途には充分な特性である。ところが次のような用途に用いる場合には不十分であ

ところが次のような用途に用いる場合には不十分であ る。

【0012】例えばコードレス電話システムであるPH Sシステムがこの用途にあたる。PHSシステムはTD MA(Time Disision Multipule Access)方式、すなわ ち同一周波数を送信と受信に用いる方式である。このた めRF信号とIF信号との周波数変換に用いられるミキ サでは送信用及び受信用としてそれぞれ同一周波数の局 部発振(LO)信号が必要となる。

【0013】この場合、送信用及び受信用にそれぞれL 50 0信号用のシンセサイザを2個用意してもいいが、実装 5

面積が大きくなり、また、コストアツブにつながる。こ のことは低コスト化と小型化が必須の携帯端末にとつて 好ましくない。そこで I つのシンセサイザを送信と受信 とに共用する方式を用いる場合が多い。

【0014】このとき、この部分で用いられるスイツチでは、例えばPHSシステムでは、1.66 [GHz] の信号に対して80 [68] 以上のアイソレーションを要求される場合がある。このように通信端末では、準マイクロ波帯において、非常に大きなアイソレーションを必要とするスイツチが要求される。このように通信端末には、小型 10 化、低コスト化及び低電圧化、低電力化が必須要件となるため、準マイクロ波帯で大きなアイソレーションが確保できるGaAs・MMICによるスイツチの製品化が望まれている。

【0015】上記のような高アイソレーションスイツチを実現するために、例えば信号線路に対してシリーズFETとシャントFETの組み合わせで構成される基本的なT型スイツチ回路を3段接続することが考えられている。この構成のスイツチ回路の場合、1.9 [GHz] 帯域の信号についてのアイソレーションとして60 (dB) が造 20成される。

【0016】しかしこのMMICはSPSTスイツチであり、LO信号の切換え等に用いる場合にはこの構成のスイツチ回路が2個必要となる。またチツブ面積も1個当たり0.6 [mm] × 0.9 [mm] だけ必要となり、SPSTスイツチとしては比較的大型になる。従つて小型化、低コスト化という点で未だ問題がある。また挿入損失も1.6 [dB] と比較的大きい。

【0017】因に低コスト化を実現するという点では小型樹脂パツケージを用いたSPDTスイツチMMICが 30 考えられる。これは信号電極間にグランド電極を設けることにより、スイツチICのアイソレーション特性の向上を図るものである。しかしこの工夫により達成されているアイソレーションは、L帯において、28.66 [dB]であり、十分なアイソレーションを確保したとは言い難い。以上のように、小型化と低コスト化を実現しながら準マイクロ波帯で大きなアイソレーションを示すスイツチは現存しておらず、現在の技術で実現することは困難である。

【0018】本発明は以上の点を考慮してなされたもので、低挿入損失と高アイソレーションを実現し、同時に小型化及び低コスト化を実現できるスイツチ回路を含む 半導体集積回路装置を提案しようとするものである。

[0019]

【課題を解決するための手段】かかる課題を解決するため本発明においては、信号経路に対して第1及び第2のFETをシリーズに接続すると共に、これら第1及び第2のFETの接続中点とグランド領域との間に第3のFETを接続してスイツチ回路を構成する。

[0020]

【作用】第1及び第2のFETが同時にオンし、かつ第3のFETがオフしたとき、信号経路がオンになる。また第1及び第2のFETが同時にオフし、かつ第3のFETがオンしたとき、信号経路がオフになる。

6

[0021]

【実施例】以下図面について、本発明の一実施例を詳述 する。

【0022】 (1) SPSTスイツチ回路

(1-1)T型SPSTスイツチ回路

図1にSPSTスイツテ回路の基本構成を示す。このスイツチ回路11は信号経路(信号入力端RF1ー信号出力端RF2)に対してシリーズに2つのFET11及びFET12を接続し、これら2つのFET11及びFET12の接続中点からシヤントにFET13を接続した丁型構造を特徴としている。このうち信号経路に対して直列に接続されているFET11及びFET12については制御端子CTL1に印加される制御電圧によつて同時にオン又はオフ状態に制御されるようになされている。

【0023】他方、信号経路に対してシヤントに接続されたFET13については制御端子CTL2に印加される制御電圧によつてFET11及びFET12とは相補的にオン又はオフ状態に制御されるようになされている。以上の構成によれば、スイツテ回路11は信号経路に対して2つのFET11及びFET12がシリーズに接続されていることにより、信号経路に対して1つのFETが接続されている場合に比して合成容量Coliを小さくでき、アイソレーションを高めることができる。しかも案子数は従来回路(図13)に比して1個増えるだけで済むことによりチツブ面積も小さくて良い。これにより低挿入損失及び高アイソレーションを両立しつつ小型で安価なスイツチ回路を実現できる。

【0024】 (1-2) バイアス用抵抗付きT型SPS Tスイツチ回路

図1との対応部分に同一符号を付して示す図2にSPS Tスイツチ回路の応用回路例を示す。このスイツチ回路 12は信号経路に対してシリーズに接続されている2つ のFET11及びFET12のドレイン端子及びソース 端子とグランドGNDとの間にバイアス用の抵抗R4、 R5及びR6を接続したことを特徴としている。

【0025】このスイツチ回路12の場合、回路内にある各FETのドレイン領域及びソース領域はGNDと同電位に直流(DC)バイアスできることにより、外部からこれらドレイン領域及びソース領域をバイアスしなくて済み、実装面積を小型化できる。因にこれら抵抗を用いずに外部回路によつてこれら領域をバイアスするとすると、信号入力端子RF1及び信号出力端子RF2を抵抗又はインダクタによりバイアスしなければならないのに加え、不要信号を抑えるためにグランド間に電源バイパス容量を接続しなければならず実装面積が大きくなら

7

ざるを得ない。

【0026】またこのスイツチ回路12の場合、抵抗R 4、R5、R6がグランドGNDに直結されているた め、これらの抵抗より漏れた信号を直ちにグランドGN Dに逃すことができ、IC内におけるこれら抵抗を介し たアイソレーションの劣化を回避することができる。因 にこれらの抵抗を用いずに、外部回路によつてこれら領 域をバイアスするとすると、信号波長に対するサイズ的 な問題や外部バイアス回路部品の実装ばらつきによる特 性の悪化(特に、アイソレーションの悪化)の心配があ 10 る。また外部回路を用いる場合には、コストアツブや実 装面積の増大等のおそれがある。

【0027】以上の構成によれば、スイツチ回路12は信号経路に対して2つのFET11及びFET12がシリーズに接続されていることにより、信号経路に対して1つのFETが接続されている場合に比して合成容量Coffを小さくでき、アイソレーションを高めることができる。しかも索子数は少なくて済みテツブ面積も小さくできる。

【0028】またこれに加えて、信号経路に対してシリーズに接続された2つのFET11及びFET12のドレイン領域及びソース領域を内部抵抗R4~R6によつてグランドGNDと同電位にバイアスしたことにより、外部バイアス回路をなくし得、実装面積に優れたスイツチ回路を実現することができる。これにより低挿入損失及び高アイソレーションを両立しつつ小型で安価なスイツチ回路を実現できる。

【0029】 (1-3) DCカツト容量付きT型SPS Tスイツチ回路

図2との対応部分に同一符号を付して示す図3にSPS Tスイツチ回路の応用回路例を示す。このスイツチ回路 13は信号経路に対してシャントに接続されているFE T13とグランドGNDとの間に容量C1を接続し、F ET13をグランドGNDに対して直流的に分離したことを特徴としている。

【0030】このスイツチ回路13の場合、FET11~FET13のドレイン領域及びソース領域が容量C1によってグランドGNDより分離されていることにより、電圧Vdd1に応じた任意のバイアス電圧を各FETのドレイン領域及びソース領域に印加することができる。すなわちこれら領域を正にバイアスすることもできる。このとき電圧Vdd1の値を正の適当な値に設定すれば、制御端子CTL1及びCTL2に印加される制御電圧として正電圧のみを用いる場合でも各FETのゲートのドレイン及びソースに対する相対的な電位として負の電圧を発生させることができる。これにより正電源のみによるスイツチング動作を実現できる。

【0031】しかもスイツチ回路13の場合、ICの外 ETはオフする。すなわち制御端子CTL1に1 [V] 部においてグランドGNDをDCカツトする必要がない に印加し、制御端子CTL2に-3 (V) に印加したとので実装面積の節約やDCカツト容量の実装による特性 50 き、FET11、FET12、FET16がオンし、F

の劣化を防止できる。またこのスイツチ回路13の場合、バイアス抵抗R4~R7を介して漏れたきた信号を容量C1を介してグランドGNDに流すことができるため、これら抵抗を介したアイソレーションの劣化はほとんど起こらない。これにより低挿入損失及び高アイソレーションを両立しつつ小型化、低価格化及び正電源駆動化を実現することができるスイツチ回路を得ることができる。

R

【0032】(2) SPDTスイツテ回路

次に前述のSPSTスイツチ回路を組み合わせたスイツ チ回路の1つであるSPDTスイツチ回路について述べ る。ここではバイアス電圧の与え方やグランドGNDに 対する直流カツトの仕方に応じていくつかの接続例を説 明する。

【0033】 (2-1) DCカット容量付きSPDTスイッチ回路

図4にSPDTスイツチ回路の基本構成を示す。このスイツチ回路14は第1の信号経路(信号端子RF11ー信号端子RF12)及び第2の信号経路(信号端子RF11ー信号端子RF13)のそれぞれに図2に示す構成のSPSTスイツチ回路を接続して構成されている。

【0034】ここで第1の信号経路に対してシリーズに 接続されているのがFET11及びFET12の2つで あり、シャントに接続されているのがFET13であ る。また第2の信号経路に対してシリーズに接続されて いるのがFET14及びFET15であり、シャントに 接続されているのがFET16である。

【0035】さらに信号経路に対してシリーズに接続されているFET11、FET12、FET14及びFET15のドレイン端子及びソース端子とグランドGNDとの間にはバイアス用の抵抗R7、R8、R9、R10、R11が接続されている。これによりスイツチ回路内の各FETのドレイン領域及びソース領域はGND1又はGND2と同電位にDCバイアスすることができる

【0036】例えばGND1及びGND2の電位を0 (V)を印加し、制御端子CTL1及びCTL2にそれぞれ1 (V)及び-3 (V)の電圧を印加すると、各FETには次の電位が印加される。まずFET11、FET12及びFET16のゲートには各FETのドレイン又はソースに対して約1 (V)が印加される。またFET13、FET14及びFET15のゲートには約-3 (V)の電圧が印加される。

【0037】ここでICに用いられるFETのピンチオフ電圧Vpを-1 [V] とすると、ゲートに1 [V] のパイアス電圧が印加されたときFETはオンする。またゲートが-3 [V] のパイアス電圧が印加されたときFETはオフする。すなわち制御端子CTL1に1 [V] に印加し、制御端子CTL2に-3 (V) に印加したとき FFT11 FFT12、FET16がオンし、F

ET13、FET14、FET15がオフする。これにより第1の信号経路(RF11-RF12)がオンとなる。一方、第2の信号経路(RF11-RF13)に対してシリーズに接続されたFETはオフし、シヤントに接続されたFETはオンとなる。これにより第2の信号経路としてはオフとなる。

【0038】これとは逆に制御端子CTL1及びCTL2に-3 [V] 及び1 [V] のバイアスを印加すると、第1の信号経路(RF11-RF12)間がオフし、第2の信号経路(RF11-RF13)間がオンとなる。このように制御端子CTL1及びCTL2に1 [V] 又は-3 [V] を印加することにより、第1の信号経路(RF11-RF12)と第2の信号経路(RF11-RF13)間のスイツチ切り換えが可能となる。

【0039】またスイツチ回路内の各FETのドレイン領域及びソース領域は抵抗R7、R8、R9、R10、R11を介してGND1又はGND2と同電位にDCバイアスされることにより、外部からこれらドレイン領域及びソース領域に対してバイアスする必要をなくすことができる。因に外部回路によつてこれら領域をバイアスする場合、一般には信号端子RF1、RF2、ERF3を抵抗又はインダクタによりバイアスし、かつ不要信号を抑えるためグランド間に電源バイパス容量を設けなければならない。

【0040】またこのスイツデ回路14の場合、抵抗R7、R8、R9、R10、R11がグランドGNDに直結されていることにより、これらの抵抗より漏れたきた信号は直ちにグランドGNDに逃されるためIC内でのこれらの抵抗を介したアイソレーションの悪化は起こらない。仮にこれらの抵抗なしで外部バイアスを行つたとすると、信号波長に対するサイズ的な問題や外部バイアス回路の部品実装のばらつきによる特性の悪化(特にアイソレーションの悪化)の心配が起こる。また外部バイアス回路によるコストアツブや実装面積の増大等につながり、携帯端末等としては好ましくない。

【0041】以上の構成において、スイツチ回路14の動作特性を説明する。図4に示すように、スイツチ回路14は基本的には信号経路に対して2個のシリーズFETを1個のシャントFETが接続されたT型構造によりアイソレーション特性を向上させたものである。このスイツチ回路14の挿入損失とアイソレーションの周波数依存性を図5に示す。また図13に示した従来回路の挿入損失とアイソレーションの周波数依存性を図6に示す。

程度とするため、図4のシリーズFETのゲート幅を 6 00 [μ m] とし、図13のシリーズFETのゲート幅を 300 [μ m] とする。これは信号経路に対してシリーズ に接続されるFETのオン抵抗を同じにする条件から決めた値である。

10

【0043】このとき実施例のスイツテ回路114の挿入損失は例えば2 [GHz] で約0.65 [dB] であるのに対して、従来回路1の挿入損失は2 [GHz] で約0.61 [d 6] でありほぼ同じである。一方、実施例のスイツテ回路14のアイソレーションは2 [GHz] で約61.0 [dB] であるのに対し、従来回路1のアイソレーションは48.6 [dB] であり、実施例のスイツチ回路14の方が約12 [dB] 大きくなつていることが分かる。さらにそれ以下の準マイクロ波帯では実施例のスイツチ回路14のアイソレーションがそれ以上の差で優れていることが分かる。

【0044】また図14のスイツテ回路2のように、シリーズFETとシャントFETのT型構造を多段(この場合2段)接続してもアイソレーション特性を向上させることができる。この場合、挿入損失を図13に示すスイツテ回路1と図4のスイツテ回路14の場合と同程度とするため、シリーズFETのゲート幅を900〔μm〕とし、またシャントFETのゲート幅を600〔μm〕とする。この時、従来回路2の挿入損失とアイソレーションの周波数依存性のシミコレーション結果を図7に示す。

【0045】図7より従来回路2の挿入損失は2〔GHz〕で約0.79 [dB]となり、実施例のスイツチ回路14及び従来回路1に比べ挿入損失が大きくなつていることが分かる。これはシリーズFETのゲート幅を増やしたためオフ側のシリーズFET(第1の信号経路RF1-RF2間がオンとする場合、第2の信号経路RF1-RF3上にあるFET6)からの信号漏れが増加するためである。

【0046】そこで第2の信号経路RF1-RF3上にあるシリーズFETからの信号漏れを小さくするためシリーズFETのゲート幅を小さくすることが考えられるが、この場合にはオン状態のFET(第1の信号経路RF1-RF2がオンの時は、FET11、FET2、FET3)のオン抵抗Ronが増加して結果として損失は増加してしまう。このようにスイツチ回路の段数を増加した場合、損失の増加を避けることはできない。

【0047】一方、アイソレーション特性は図14のスイツチ回路2の方が約93 [d8] と大幅に向上する。しかし今までに得られた挿入損失やアイソレーションのシュミレーション結果は、それぞれの回路のグランド領域が理想的の場合である。一般に携帯端末ではスイツチICの小型化と低コスト化が必須であるため、ICパツケージには安価で小型化が可能なプラスラツクモールドパツケージが用いられる場合が多い。

12

【0048】この場合、半導体基板のグランド領域とⅠ Cパツケージのグランド端子とは、径の小さなボンディ ングワイヤで接続されるため、準マイクロ波帯において は、このワイヤのインダクタンス成分が無視できなくな る。一般に小型プラスチツクモールドパツケージでは1 ~2 [nH] 程度のインダクタンスをもつのが普通であ る。またパツケージの端子自身もある程度の(例えば0. 5 [nH]) インダクタンスをもつ。

【0049】そこで図4、図13、図14のスイツチ回 路の半導体基板上のグランドが共通であり(図4及び図 10 13のスイツチ回路14及び1の場合はグランドGND 1とGND2、図14のスイツチ回路2の場合はGND 1~GND4)、このグランドよりパツケージのグラン ド端子にインダクタを介して接続しているという条件の 下、アイソレーション特性をシミュレーションし、これ を図8に示す。ただしパツケージのグランドは理想的と... し、半導体基板とパツケージの間のインダクタンスはそ れぞれ 0.1 [nH] 、0.25 [nH] 、 0.5 [nH] とした。

【0050】これによれば、図14のように段数を増加 させたスイツチ回路2のアイソレーションが大幅に劣化 20 しており、図4に示す実施例のスイツテ回路14が最も 優れていることが分かる。これはスイツチ回路2の場 合、理想的でないグランド領域とシャントFETを介し て信号が漏れてしまうからである。例えば第1の信号経 路RF1-RF2間がオフの時は、FET5、FET 9、FETIOより理想的でないグランド領域に漏れた 信号がFET4及びFET1を順に介して信号端子RF 1に漏れてしまうためである。

【0051】因にこのような現象は図13のスイツチ回 路1の場合でも起こるが、FET1のゲート幅が図14 30 のスイツチ回路2の場合の方が大きいため、寄生インダ クタンスによるインダクタンスの劣化が大きくなる。以 上のことはスイツチの段数をさらに増加した場合にも言 え、実際のICにおいても 0.1 [nH] 程度の小さなイン ダクタンスは避けられない。

【0052】また段数を増加するということは、半導体 基板サイズを増加するということである。従つて小型化 と安価なパツケージが前提とされ、挿入損失をある程度 小さく抑えることを考えれば、準マイクロ波帯において 大きなアイソレーションを必要とする携帯端末のような 40 用途にとっては図4に示す構成のスイツチ回路14が最 も優れていることが分かる。

【0053】また図8には半導体基板上のグランド領域・ を各シャントFETに対して独立させた場合のアイソレ ーション特性が示されている。例えばグランドの寄生イ ンダクタンスLが 0.5 [nH] の場合、図4、図13、図 14のどのスイツチ回路についてもアイソレーション特 性がグランドを共通とする場合に比して向上している。 これはグランドを介した信号の漏れによるアイソレーシ ヨンの劣化がなくなるためである。ただしグランドが理 50 をピンチオフ状態 (オフ) にでき、FETをスイツチ動

想的である場合に比してシャントFETの(寄生インダ クタンスしによる) インピーダンスが増加した分、アイ ソレーションは悪化している。

【0054】因に寄生インダクタンスしを同程度に抑え るため、半導体基板とパッケージを接続するワイヤを図 4、図13の場合で2倍、図14の場合で4倍の本数を 必要とする。このように半導体基板上のグランド領域を 分離することにより、大幅にアイソレーションを改善す ることができる。

【0055】ただし図8より、グランドが共通の図14 の多段型のスイツチ回路2の場合、0.1 [nll] 程度の小 さなインダクタンスでアイソレーションは大きく悪化し ており、また実際のプラスチツクモールドパツケージI Cでは、グランド端子 (リード) にもインダクタンスは 存在し、また実装に当たつても寄生インダクタンスを0 にすることは不可能である。

【0056】従つて半導体基板上のグランドを分離した としてもアイソレーションを理想のグランドの状態に近 づけることは困難である。このことから基板上のグラン ドを独立させた場合でも、実施例に示したスイツチ回路 14が最も優れていることが分かる。以上の通り、スイ ツチ回路内の各FETのドレイン領域及びソース領域は 抵抗R7、R8、R9、R10、R11を介してGND 1又はGND 2と同電位にDCバイアスすることによ り、安価で小型かつ優れたアイソレーション特性を示す スイツテ回路を実現できる。

【0057】さらにこのスイツチ回路14の場合、IC の信号端子RF1~RF3に容量C4、C5及びC6が 接続されている。これにより信号端子RF1~RF3と グランド端子GNDとは外部回路よりDC的に分離され るようになされている。さらに高インピーダンス素子乙 1 (一般には抵抗又はインダクタ)を介してDCバイア スVdd2が半導体グランドGND1及びGND2に印加 され、さらにR7~R11を介して各FETのドレイン 及びソース領域に印加される。

【0058】この時、DCバイアスVdd2を正の適当な 値にすれば、制御端子CTL1及びCTL2を正の電圧 のみでコントロールした場合でも、各FETのゲートの オフバイアスを負にすることが可能となる。例えばDC バイアスVdd2を2 [V] とし、制御電圧CTL1及び CTL2を0/3 [V] でコントロールした場合、各F ETのゲートのドレイン及びソースに対する電位は相対 的に1/-2となる。

【0059】一般にGaAs・FETのピンチオフ電圧 は負又は0 [V] 程度であるのでFETをピンチオフ状 態、つまりオフ状態にするためにはゲートに負のバイア スを印加する必要がある。しかしスイツチ回路14の場 合、正電源のみによってゲートのドレインに対する電位 とソースに対する単位をそれぞれ負にできるためFET

. .

作させることができる。

【0060】また各ドレイン及びソースのバイアスは基板グランドを介して行われるため、信号経路のドレインやソースから漏れてきた信号は直ちに基板グランドに引き込まれるため、このバイアス経路を介したアイソレーションの悪化はほとんど起こらない。以上の通り、図4に示すスイツチ回路14によれば、小型、安価かつ正電源にて動作でき、高いアイソレーションを示すIC実現が可能となる。

【0061】 (2-2) シャントFETにDCカツト容 10 量を付けたSPDTスイツチ回路

図4との対応部分に同一符号を付して示す図9に半導体基板内のシャントFETとグランド領域の間に容量C1及びC2を設けたスイツチ回路の例を示す。スイツチ回路15は容量C1及びC2によつてIC内にあるFETのドレイン領域及びソース領域をそれぞれグランド領域より分離した構成となつている。これによりバイアス用抵抗R12~R18を介してVdd1により各FETのドレイン及びソース領域を正にバイアスできるため前述のように正電源のみの動作が可能となる。

【0062】しかもIC外部でグランドをDCカツトする必要がないので、DCカツト容量による実装面積の節約や実装による特性の劣化を防止できる。一般にはグランドを容量でカツトした場合、余分な寄生容量が増加してアイソレーションの劣化につながるが、このスイツテ回路15の場合、前述のスイツテ回路14と同様、第1及び第2の信号経路をそれぞれて型SPSTスイツテ回路によって構成されており、さらに基板上のグランドGND1及びGND2を分離していることにより、高アイソレーションを示すことが可能となる。

【0063】またスイツチ回路15の場合、半導体基板内のVdd1端子とグランド領域の間に容量C3が設けられていることにより、バイアス抵抗R12~R18を介して漏れたきた信号をグランド領域に引き込むことができることにより、これらの抵抗を介したアイソレーションの劣化はほとんど起こらない。以上の通り、本発明により小型、安価かつ高いアイソレーションが両立できる正電源動作のスイツチ回路を実現することができる。

【0064】(3)グランド金属によるDCバイアス配 線のシールド付きSPDT回路

上述のスイツチ回路の例では、各案子や配線間のアイソレーションが完全であると仮定したが、実際にはこれら案子や配線は主に静電的に結合しており、アイソレーションの劣化が生じている。これを図10を用いて説明する。ここで信号 (RF) ラインは幅100 [μ m] であるものとし、幅20 [μ m] のDCラインと間隔 d だけ離れて長さLに亘つて並行に並んでいるとする。このとき G a A s 基板を厚さ 200 [μ m] とすると、RFラインとDCラインとの間のアイソレーション特性は図11のようになる。

14

【0065】実際のスイツチ回路をT型とし、寄生インダクタンス L を考慮すると、図8より50 $\{d8\}$ 程度のアイソレーション(2 $\{GHz\}$)が問題となりそうである。また I C回路の集積を考えた場合、信号ラインとD Cライン間は 100 $\{\mu m\}$ 以内に納める必要がある。図11を見ると、間隔 d が 100 $\{\mu m\}$ の場合、およそ長さL が 500 $\{\mu m\}$ 以下のとき、アイソレーションを50 $\{d8\}$ 以上を確保することができることが分かる。

【0066】逆にいうと、間隔dが 100 (μm) 以内で長さLが 500 (μm) 以上のとき、RFラインとDCライン間のアイソレーションがスイツチ回路全体のアイソレーションに影響を及ぼす。従つてRFラインとDCラインとの間隔dが 100 (μm) 以内となる場合、長さLが 500 (μm) 以内となるように、図12の構造を採用する。

【0067】図12の構造はDC配線L1の上部に層間 絶縁膜DI1を介してグランド領域GND1に接続した 金属膜MTL1を配置するものである。このようにDC 配線L1をグランド領域に接続された2ndメタルによってシールドすることにより、他の素子や配線との結合をなくしてアイソレーションの劣化をなくすことができる。すなわちこの構造を採用することによりDC配線L1と他の索子及び配線との距離を小さくでき、基板面積の小型化が可能となる。また図9の容量C3のようなパイパス容量の役目も同時に果たすことができる。特に信号線の近くにあるDC配線L1の30 [%]以上を図12の構造によって覆えば大きな効果が得られる。

【0068】以上の通り、上述のスイツテ回路のそれぞれに図12の構造を採用することにより、高アイソレーションを維持しつつ、半導体基板の小型化、つまりスイツチICの小型化及び低価格化が可能となる。

【0069】(4)他の実施例

なお上述の実施例においては、FETとグランドGNDとを直流的に分離するためカツト容量C1、C2又はC3を用いる場合について述べたが、取り扱う信号周波数に対するこれら容量のインピーダンスは各スイツチ回路において用いられるバイアス用抵抗のインピーダンスに対して30(%)以下に設定すれば良い。

【0070】また上述の実施例においては、FETとしてシングルゲートFETについて述べたが、本発明はこれに限らず、マルチゲートFETによつて構成しても良い。さらに上述の実施例においては、GaAs・FETとしたが、これ以外の半導体材料によつて構成しても良い。

【0071】また上述のFETは接合型FETやその他の構造のFETに広く適用し得る。さらに上述の実施例においては、スイツチ回路が形成された半導体基板のパッケージとしてプラスチックパッケージを用いる場合について述べたが、本発明はこれに限らず、他のパッケージを、

50 ジによつて構成しても良い。

[0072].

【発明の効果】上述のように本発明によれば、低挿入損失かつ高アイソレーションのスイツチ回路を3つのFETを組み合わせてスイツチ回路を構成できるため小型化を両立することができる。

【図面の簡単な説明】

【図1】本発明によるSPSTスイツチ回路を内蔵する 半導体集積回路の一例を示す接続図である。

【図2】本発明によるSPSTスイツチ回路を内蔵する 半導体集積回路の一例を示す接続図である。

【図3】本発明によるSPSTスイツテ回路を内蔵する 半導体集積回路の一例を示す接続図である。

【図4】本発明によるSPDTスイツチ回路を内蔵する 半導体集積回路の一例を示す接続図である。

【図5】本発明によるSPDTスイツチ回路の挿入損失及びアイソレーション特性を示す特性曲線図である。

【図6】従来回路によるSPDTスイツチ回路の挿入損失及びアイソレーション特性を示す特性血線図である。

[図1]




図1 寒凇例によるSPSTスイツテ回路(1)




図2 実施例によるSPSTスイツチ回路(2)

【図7】従来回路によるSPDTスイツチ回路の挿入損失及びアイソレーション特性を示す特性曲線図である。

16 .

【図8】各SPDTスイツチ回路のアイソレーション特性結果を示す略線図である。

【図9】本発明によるSPDTスイツチ回路を内蔵する 半導体集積回路の一例を示す接続図である。

【図10】DCラインとRFラインとの配置関係を示す 略線図である。

【図11】DCラインとRFラインとアイソレーション 10 特性を示す特性曲線図である。

【図12】グランドに接続された金属膜によるDCラインのシールド構造の説明に供する略線的斜視図である。

【図13】従来のスイツチ回路を示す接続図である。

【図14】従来のスイツチ回路を示す接続図である。

【符号の説明】

1、2、11、12、13、14、15……スイツチ回路、RF1、RF2、RF3……信号端子、CTL1、CTL2……制御端子。

【図10】




図10 配紙パターン

[図3]




図3 事施例によるSPSTスイツチ回路(3)

【図4】




図4 実施例によるSPSDスイツチ回路(1)

[図5]




図5 実施例のスイツチ回路(図4)の 挿入損失及びアイソレーション特性

[図6]





図6 従来のスイツチ回路(図13)の 挿入損失及びアイソレーション特性

【図7】



[図11]




図7 従来のスイツチ回路(図14)の 挿入損失及びアイソレーション特性

図11 RFライン-DCライン間の アイソレーション特性(2GHz)

[図8]

SPDT	寄生Lが 無い場合	半導体基板上のグランドが共通の場合			学導体基板上のグランドが 独立している場合	
2177 917		寄生L 0.1㎡	寄生L 0.25nH	寄生L 0.5mll	安全L 0.5nH	寄生L 1㎡
図13の SPDT-SV	48:6dB	45.3dB	39.6dB	34.0dB	42.0dB	36.8dB
SPOT-SW	61.0dB	59.1dB	54.5dB	49.100	54.2dB	48.7dB
RA1400 SPDT-SV	93.2dB	· 55.4d3	47-3dB	41.0dB	79.3dB	68-043

図8 各タイプSPDTスイツチのアイソレーション値のシミユレーション結果

【図9】




図9 実施例によるSPDTスイツテ回路(2)

【図12】




図12 GND電位の金属膜による信号線のシールド

[図13]




図13 従来型のスイツチ回路(1)

【図14】




図14 従来型のスイツテ回路(2)

【手続補正書】

【提出日】平成8年3月29日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項2

【補正方法】変更

【補正内容】

【請求項2】第1の信号端子と第2の信号端子とを連絡する第1の信号経路に対してシリーズに接続された第1及び第2のFETと、

上記第1及び第2のFETの接続中点と第1のグランド 領域との間に接続された第3のFETと、

上記第1のFETのゲート端子と、当該第1のFET及 び上記第2のFETを制御する第1の制御端子との間に 接続された第1の高インピーダンス素子と、

上記第2のFETのゲート端子と上記第1の制御端子との間に接続された第2の高インピーダンス素子と、

上記第1の信号端子と第3の信号端子とを連絡する第2の信号経路に対してシリーズに接続された第4及び第5のFETと、

上記第4及び第5のFETの接続中点と第2のグランド 領域との間に接続された第6のFETと、

上記第4のFETのゲート端子と、当該第4のFET及び上記第5のFETを制御する第2の制御端子との間に接続された第3の高インビーダンス素子と、

上記第5のFETのゲート端子と上記第2の制御端子と の間に接続された第4の高インピーダンス素子とを具え ることを特徴とする半導体集積回路装置。

【手続補正2】

【補正対象費類名】明細費

【補正対象項目名】請求項5

【補正方法】変更

【補正内容】

【請求項5】上記第3のFETに接続されているグランド領域は半導体基板上の他のグランド領域に対して分離して設けられていることを特徴とする請求項1に記載の半導体集積回路装置。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】請求項6

【補正方法】変更

【補正内容】

【請求項6】上記第1のグランド領域と上記第2グランド領域とは互いに分離されており、かつ上記第1及び第2のグランド領域はそれぞれ半導体基板上の他のグランド領域に対しても分離されていることを特徴とする請求項2に記載の半導体集積回路装置。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0043

【補正方法】変更

【補正内容】

【0043】このとき実施例のスイツチ回路14の挿入 損失は例えば2 【GHz】で約0.65 [dB] であ るのに対して、従来回路1の挿入損失は2 【GHz】 で約0.61 [dB] でありほぼ同じである。一方、実 施例のスイツチ回路14のアイソレーションは2 【GHz】で約61.0 [dB] であるのに対し、従来回路 1のアイソレーションは48.6 [dB] であり、実施 例のスイツチ回路14の方が約12 [dB] 大きくなつ ていることが分かる。さらにそれ以下の準マイクロ波帯 では実施例のスイツチ回路14のアイソレーションがそれ以上の差で優れていることが分かる。

【手続補正5】

【補正対象書類名】図面

【補正対象項目名】図4

【補正方法】変更

【補正内容】

【図4】




図4 実施例によるSPDTスイツチ回路(1)